基于硬件描述语言的简易CPU设计

摘要：

基于可编程逻辑器件FPGA,利用Verilog硬件描述语言,采用自顶向下和模块化的设计方法,先将CPU的每个模块进行软件设计与仿真,再将每个模块综合起来,设计并验证了一种简单CPU逻辑控制器.对CPU关键功能模块进行了原理分析,并通过Max+-PlusⅡ软件编译适配,给出了时序仿真图.同时在硬件上实现了简单指令控制的流水灯实例,完成了完整的Verilog硬件描述语言的简易CPU设计.该设计具有很强的灵活性与可靠性,只要适当扩展或修改指令集就可以使CPU实现更多的功能.

关键词：FPGA、Verilog、CPU、时序仿真

所属期刊栏目：34

分类号：TN710-34;TP282(基本电子电路)

在线出版日期：2012-03-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：178-181