USB3.0中五分频电路设计

摘要：

基于65 nm CMOS工艺,分别采用CML电路和TSPC电路设计并实现一种新型五分频电路,适用于USB 3.0物理层中时钟频率的五分频转换,且输出占空比基本满足50％,仿真结果表明采用CML电路构建的分频器可稳定工作在8 GHz的输入时钟频率,此时功耗为1.9 mW,采用TSPC电路构建的分频器可稳定工作在10 GHz输入时钟频率,此时功耗为0.2 mW,2种分频电路都满足USB 3.0规范要求,完全达到预期目标.

关键词：分频器、触发器、电流模式逻辑、单相位时钟逻辑

所属期刊栏目：34

分类号：TN911-34

在线出版日期：2012-01-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：181-183