USB3.0中8b/10b编解码器的设计

摘要：

为了在USB 3.0中实现数据的8 b/10 b编解码,采用了查找表法和组合逻辑相结合的方法,把8 b/10 b编解码分解成5 b/6 b编解码和3 b/4 b编解码,用Verilog HDL语言实现了算法的描述,并通过了Modelsim仿真,然后在FPGA上实现了具体的硬件电路.采用500 MHz的时钟信号,经过测验满足了USB 3.0的传输速率5 Gb/s.该创新方法使用了少量逻辑,实现了8 b/10 b编解码器,并且满足USB 3.0高速数据传输的要求.

关键词：USB 3.0、8 b/10 b编解码、RTL设计、仿真验证

所属期刊栏目：34

分类号：TN492-34(微电子学、集成电路（IC）)

在线出版日期：2012-01-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：9-11