10.3969/j.issn.1004-373X.2011.16.040
CMOS电路IDDQ测试电路设计
针对CMOS集成电路的故障检测,提出了一种简单的IDDQ静态电流测试方法,并对测试电路进行了设计.所设计的IDDQ电流测试电路对CMOS被测电路进行检测,通过观察测试电路输出的高低电平可知被测电路是否存在物理缺陷.测试电路的核心是电流差分放大电路,其输出一个与被测电路IDDQ电流成正比的输出.测试电路串联在被测电路与地之间,以检测异常的IDDQ电流.测试电路仅用了7个管子和1个反相器,占用面积小,用PSpice进行了晶体管级模拟,实验结果表明了测试电路的有效性.
IDDQ测试、测试方法、电流检测、CMOS电路
34
TN710-34;TP206(基本电子电路)
云南省教育科学规划课题GG09017;昆明理工大学教学质量与教学改革工程重点项目10968047
2011-12-23(万方平台首次上网日期,不代表论文的发表时间)
共3页
131-132,136