基于FPGA的WALLACE TREE乘法器设计

摘要：

为了使基于FPGA设计的信号处理系统具有更高运行速度和具有更优化的电路版图布局布线,提出了一种适用于FPGA结构的改进型WALLACE TREE架构乘法器.首先讨论了基于标准单元3:2压缩器的改进型6:4压缩器,根据FPGA中slice的结构特点通过在FPGA Editer软件工具编辑,对该压缩器进行逻辑优化,将其应用于FPGA的基本单元slice结构中.并对乘法器的其他部分结构优化整合,实现一个资源和性能达到合理平衡,且易于在FPGA中实现的乘法器.实际运行结果表明,该乘法器的关键路径延时小于8.4 ns,使秉法器时钟频率和系统性能都得到很大提高.

关键词：乘法器、WALLACE、FPGA、6:4压缩器

所属期刊栏目：34

分类号：TN710-34(基本电子电路)

在线出版日期：2011-12-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：113-115