一种新的基于FPGA的数据格式转换方法

摘要：

针对目前多数的FPGA都支持浮点IP核,却较少关注数据源获取的问题,提出了一种数据格式转换方法.使用VHDL语言,采用流水线处理方式将ASCII码所表示的一定范围内的实数转换为单精度浮点数.经过ModelSim功能仿真和实际下载验证,该设计的转换时间可达10-1μs量级.利用Matlab对转换结果进行分析验证,该方法的转换精度可达10-9.在此采用的设计结构合理,可为浮点IP核提供数据源.

关键词：单精度浮点数、流水线处理、FPGA、IP核

所属期刊栏目：34

分类号：TN710-34(基本电子电路)

资助基金：国家自然科学基金资助项目60672139,60972160

在线出版日期：2011-12-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：110-112