10.3969/j.issn.1004-373X.2011.11.055
双网传真机的编译码电路设计与实现
对双网数字传真机硬件系统中的编码和译码电路进行设计,并采用FPGA芯片进行系统实现和验证.其中的编译码电路分别采用两级编码和快速译码的思路,利用硬件描述语言设计和仿真,简化了逻辑电路的实现.验证测试表明,该电路增强了系统的稳定性和可靠性,提高了编译码效率,缩短了开发周期.
编译码电路、FPGA、码表、双网传真机
34
TN911-34
双网数字传真机开发及产业化2008ZKC02-11陕西省重大科技创新专项项目
2011-08-23(万方平台首次上网日期,不代表论文的发表时间)
共4页
177-180