基于March C+算法的SRAM BIST设计

摘要：

为了增加存储器测试的可控性和可观测性,减少存储器测试的时间和成本开销,在此针对LEON处理器中的32位宽的SRAM进行BIST设计.采用March C+算法,讨论了SRAM的故障模型及BIST的实现.设计的BIST电路可以与系统很好的相连,并且仅增加很少的输入/输出端口.仿真结果证明,BIST的电路的加入在不影响面积开销的同时,能够达到很好的故障覆盖率.

关键词：SRAM、BIST、March C+算法、故障模型

所属期刊栏目：34

分类号：TN402-34(微电子学、集成电路（IC）)

资助基金：国家自然科学基金资助项目60976028;北京工业大学博士启动基金资助项目X0002012200802

在线出版日期：2011-08-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：149-151