10.3969/j.issn.1004-373X.2011.10.020
基于FPGA的LCoS驱动和图像处理系统设计
针对分辨率为1 024×768的LCoS屏编写了Verilog HDL驱动代码,在quartusⅡ9.1平台上综合编译,并在Altera的FPGA芯片EP3C5E144C8上进行了功能验证和实际输出信号测量.采用异步FIFO结构解决了跨异步时钟域的数据传输问题.嵌入FFT IP核后,可进一步对图像进行基于FFT的变换处理,分析图像的频谱.为计算全息3D图像处理及显示提供了硬件平台.
Verilog HDL、LCoS、异步FIFO、FFT
34
TN27-34;TN141.9(光电子技术、激光技术)
山东省教育厅科技计划资助项目J08LJ28
2011-08-25(万方平台首次上网日期,不代表论文的发表时间)
共3页
65-67