ASIC后端设计中的时钟树综合

摘要：

时钟树综合是当今集成电路设计中的重要环节,因此在FFT处理器芯片的版图设计过程中,为了达到良好的布局效果,采用时序驱动布局,同时限制了布局密度;为了使时钟偏移尽可能少,采用了时钟树自动综合和手动修改相结合的优化方法,并提出了关于时钟树约束文件的设置、buffer的选型及手动修改时钟树的策略,最终完成了FFT处理器芯片的时钟树综合并满足了设计要求.

关键词：FFT处理器芯片、布局布线、时钟树综合、时钟偏移

所属期刊栏目：34

分类号：TN492-34(微电子学、集成电路（IC）)

资助基金：福建省科技重大专项基金2009HZ007;福建教育厅:高性能以太网MAC控制器芯片的设计与验证JA0900

在线出版日期：2011-07-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：137-139