应用于频率合成器的宽分频比CMOS可编程分频器设计

摘要：

提出一种应用于射频频率合成器的宽分频比可编程分频器设计.该分频器采用脉冲吞吐结构.可编程计数器和吞脉冲计数器都采用改进的CMOS源极耦合(SCL)逻辑结构的模拟电路实现.相对于采用数字电路实现降低了电路的噪声和减少了版图面积.同时,对可编程分频器中的检测和置数逻辑做了改进.提高分频器的工作频率及稳定性.最后,采用TSMC的0.13 μm CMOS工艺,利用Cadence Spectre工具进行仿真,在4.5 GHz频率下,该分频器可实现200～515的分频比,整个功耗不超过19 mW,版图面积为106μm×187 μm.

关键词：可编程分频器、吞脉冲结构、4/5预分频器、检测和置数逻辑

所属期刊栏目：34

分类号：TN73-34(基本电子电路)

资助基金：省部产学研结合项目2009A90100019

在线出版日期：2011-06-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：162-165