基于PC104总线和CPLD的测频模件设计

摘要：

根据某测试系统的需要,设计基于PC104总线和CPLD的高精度测频模件,采用多周期同步测频法实现对所测频段的等精度测量.设计了该测频模件的硬件电路,并给出用CPLD实现数字频率计的详细VHDL源代码.采用原理图的方式编写PC104总线的接口逻辑,并利用Max+PlusⅡ软件进行仿真.结果显示频率计及接口逻辑均可正确工作.实际应用表明,该测频模件具有精度高,可靠、稳定等优点.

关键词：PC104、CPLD、多周期同步测频、VHDL

所属期刊栏目：33

分类号：TP391;TP368.1(计算技术、计算机技术)

资助基金：国家自然科学基金重点课题资助项目60736026

在线出版日期：2010-04-09（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：86-89