AES算法中S-box和列混合单元的优化及FPGA实现

摘要：

由于AES算法的硬件实现较为复杂,在此提出一种优化算法中S-box和列混合单元的方法.其中S-box通过组合和有限域映射的方法进行优化,列混合单元使用算式重组的方法进行优化.这些优化设计通过组合逻辑实现,经过仿真并在Xilinx Spartan 3系列FPGA上进行综合验证,可以将结构简化,使AES电路面积得到优化,明显节约硬件资源.

关键词：AES算法、S-box、列混合、结构优化、FPGA 实现

所属期刊栏目：32

分类号：TN710(基本电子电路)

在线出版日期：2010-03-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：11-14