H.264解码器中一种新颖的去块效应滤波器设计

摘要：

在此完成了H.264/AVC解码器中高效低功耗的去块效应滤波器设计.该设计采用5阶流水线技术,配合混合边界滤波顺序与打乱次序的存储数据更新机制,解决了数据与结构冒险问题,因此获得了正常流水线操作中的0延迟,使得基于流水线的设计架构得到最大程度的实现,同时提高了系统吞吐量并降低了功耗.该设计在FPGA芯片上验证的工作频率上限大约为200 MHz,吞吐量为滤波单个宏块需要198个时钟周期.使用0.18μmCMOS工艺,Synopsys Co.的DC工具对滤波器模块进行综合,结果为时序收敛,功耗约为2μW.仿真结果显示,可以对QCIF标准的视频(60 f/s)进行实时环路滤波,该环路滤波器可以用于H.264/Avc实时解码器中.

关键词：H.264/AVC、环内去块效应滤波器、混合滤波顺序、流水线、竞争与冒险

所属期刊栏目：32

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2009-11-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：3-6