基于VHDL的多功能可变模计数器设计

摘要：

可变模计数器作为一种基本数字电路模块,在各种数字系统中应用广泛.在对现有的可变模计数器的研究基础上,在QuartusⅡ开发环境中,用VHDL语言设计一种功能更加强大的可变模计数器,它具有清零、置数、使能控制、可逆计数和可变模等功能,并且对传统的可变模计数器的计数失控问题进行研究,最终设计出一种没有计数失控缺陷的可变模计数器,并以ACEX1K系列EP1K30QC208芯片为硬件环境,验证了其各项设计功能.结果表明该设计正确,功能完整,运行稳定.

关键词：VHDL、计数器、可变模计数、可逆计数

所属期刊栏目：32

分类号：TP332(计算技术、计算机技术)

在线出版日期：2009-09-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：16-18