改进型CIC抽取滤波器设计与FPGA实现

摘要：

为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点,给出一种改进型CIC滤波器.该滤波器在采用COSINE滤波器提高阻带特性的基础上,级联了一个SINE滤波器,补偿了其通带衰减.硬件实现时,采用新的多相分解方法结合非递归结构,不仅大大减少了存储单元数量,还使电路结构更加规则.经仿真和FPGA验证,改进型CIC滤波嚣使用较少硬件,实现了阻带衰减100.3 dB,通带衰减仅为0.000 1 dB.

关键词：CIC抽取滤波器、COSINE滤波器、SINE滤波器、设计优化、FPGA

所属期刊栏目：32

分类号：TP368.1(计算技术、计算机技术)

在线出版日期：2009-06-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：22-24