利用Cadence设计COMS低噪声放大器

摘要：

结合一个2.4 GHz CMOS低噪声放大器(LNA)电路,介绍如何利用Cadence软件系列中的IC 5.1.41完成CMOS低噪声放大器设计.首先给出CMOS低噪声放大器设计的电路参数计算方法,然后结合计算结果,利用Cadence软件进行电路的原理图仿真,并完成了电路版图设计以及后仿真.仿真结果表明,电路的输入/输出均得到较好的匹配.由于寄生参数,使得电路的噪声性能有约3 dB的降低.对利用Cadence软件完成CMOS射频集成电路设计,特别是低噪声放大器设计有较好的参考价值.

关键词：低噪声放大器、CMOS、射频IC、Cadence

所属期刊栏目：32

分类号：TP368.1(计算技术、计算机技术)

在线出版日期：2009-06-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：8-10