10.3969/j.issn.1004-373X.2009.08.003
单精度浮点加法器的FPGA实现
在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式,设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程,依据此算法处理流程划分的各个处理模块便于流水设计的实现.所以这里所介绍的单精度浮点加法器具有很强的运算处理能力.
IEEE754、单精度浮点、加法运算、FPGA
32
TP368.1(计算技术、计算机技术)
2009-05-20(万方平台首次上网日期,不代表论文的发表时间)
共3页
8-10