多路数据采集系统中FIFO的设计

摘要：

首先介绍了多路数据采集系统的总体设计、 FIFO芯片IDT7202.然后分别分析了FIFO与CPLD、AD接口的设计方法.由16位模数转换芯片AD976完成模拟量至位数字量的转换,由ATERA公司的可编程逻辑器件EPM7256A完成对数据的缓存和传输的各种时序控制以及开关量采样时序、路数判别.采用FIFO器件作为高速A/D与DSP处理器间的数据缓冲,有效地提高了处理器的工作效率.

关键词：IDT7202、CPLD、FIFO、电路设计

所属期刊栏目：32

分类号：TP23(自动化技术及设备)

在线出版日期：2009-04-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：96-97