基于Verilog HDL的DDS设计与仿真

摘要：

详细阐述利用QuartusⅡ实现DDS(直接数字频率合成器)模块的方法和步骤.首先分析DDS的设计原理,并对其进行系统建模,利用Verilog HDL实现设计并在开发环境下进行功能仿真,选用现场可编程器件FPGA作为目标器件,得到可以重构的IP核,其可以很方便地实现复杂的调频、调相和调幅功能.利用该方法实现的DDS模块具有更广泛的实际意义和更良好的实用性.

关键词：直接数字频率合成器、现场可编程门阵列、Verilog HDL、QuartusⅡ、IP核

所属期刊栏目：31

分类号：TN77(基本电子电路)

资助基金：原子干涉重力测量仪的研制PT0611-2

在线出版日期：2008-12-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：15-17