一种高性能低复杂度的LDPC译码器的FPGA实现

摘要：

低密度校验码(LDPC码)所具有的优越性能和实用价值使其已经成为编码领域研究的热点.然而实际中LD-PC码的应用还有许多具有挑战性的问题,像如何降低译码的复杂度以及如何减少译码所需的大量硬件资源等.基于以上原因,研究一种高性能、低复杂度的软判决译码算法.这种译码算法较常用的硬判决译码算法性能出色,同时较一般的迭代译码算法的收敛速度快,并且可以部分并行译码,需要的存储量很小,能够大幅度降低LDPC译码的硬件实现复杂度,具有实际应用价值.

关键词：低密度奇偶校验码、图模型、高斯信道、消息传递算法、软判决译码

所属期刊栏目：31

分类号：TN710(基本电子电路)

在线出版日期：2008-11-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：135-138