基于FPGA的扫频信号源的研究与设计

摘要：

介绍扫频电路和DDS技术的原理,利用FPGA设计一个以DDS技术为基础的扫频信号源,给出用Verilog语言编程的实现方案和实现电路.并通过采用流水线技术提高了相位累加器的运算速度,通过改进ROM压缩算法以减小存储器的容量,完成了对整个系统的优化设计.运用Quartus Ⅱ软件仿真验证了程序设计的正确性,最终在硬件电路上实现了该扫频信号源.

关键词：FPGA、DDS、扫频信号、优化设计

所属期刊栏目：31

分类号：TN710(基本电子电路)

在线出版日期：2008-09-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：164-166,169