CMOS集成电路中ESD保护技术研究

摘要：

分析ESD失效的原因和失效模式,针对亚微米CMOS工艺对器件ESD保护能力的降低,从工艺、器件、电路三个层次对提高ESD保护能力的设计思路进行论述.工艺层次上通过增加ESD注入层和硅化物阻挡层实现ESD能力的提高;器件方面可针对电路的特点,选择合适的器件(如MOS,SCR,二极管及电阻)达到电路需要的ESD保护能力;电路方面采用栅耦和实现功能较强的ESD保护.

关键词：静电放电、失效模式、ESD保护电路、栅耦舍

所属期刊栏目：31

分类号：TN433(微电子学、集成电路（IC）)

资助基金：863项目:高性能集成型电子镇流器关键技术研究与开发2006AA052211

在线出版日期：2008-07-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：1-3