10.3969/j.issn.1004-373X.2008.05.061
全数字锁相环的设计及分析
提出了一种利用FPGA设计一阶全数字锁相环的方法.首先详细论述了全数字锁相环的构成,分析了各个模块的工作原理,接着利用VHDL语言完成各个模块的设计,并给出了工作时序图,最后在理论分析的基础上建立了一阶全数字锁相环的数学模型.仿真实验验证了这种全数字锁相环实现的可行性,实验结果与理论分析基本一致.
全数字锁相环、FPGA、VHDL、数学模型
31
TN914
2008-05-26(万方平台首次上网日期,不代表论文的发表时间)
共4页
173-175,178