ADS下CMOS低噪声放大器的设计优化

摘要：

运用仿真工具ADS,通过对CMOS共源共栅低噪声放大器的共源级栅宽,源级电感以及栅极电感值的扫描仿真,以Smith阻抗圆图的形式给出了一个直观的LNA设计优化流程,近似实现了最佳噪声源阻抗和输入阻抗的同时匹配.按照该方法设计的基于0.18 μm CMOS工艺,工作在1.58 GHz的低噪声放大器,其噪声系数为1.3 dB,S11为-28.4 dB,功耗为3.42 mW,从而很好地证实了该方法的可行性.

关键词：CMOS、共源共栅、低噪声放大器、噪声匹配、输入阻抗匹配

所属期刊栏目：31

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2008-04-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：176-178