基于CPLD的CCD驱动时序电路设计

摘要：

为了克服早期电荷耦合器件CCD驱动电路体积大、设计周期长、调试困难等缺点,提出利用复杂可编程逻辑器件CPLD,结合硬件描述语言VHDL,实现线阵CCD的驱动时序电路设计.通过在Max+PlusⅡ平台下对驱动时序仿真,并进行实际测量,结果表明该设计方案实现了对CCD器件的时序驱动.

关键词：复杂可编程逻辑器件、电荷耦合器件驱动、时序仿真、VHDL

所属期刊栏目：30

分类号：TN79(基本电子电路)

在线出版日期：2008-03-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：169-170,176