基于Verilog-AMS的VCO噪声建模

摘要：

压控振荡器(VCO)是锁相环(PLL)的关键部件,目前多数研究都着重于VCO的电路级设计.采用VerologAMS语言对VCO进行行为建模,同时加入噪声模型,行为级设计中体现噪声.对比有噪声和无噪声的VCO行为模型,利用Cadence Spectre仿真引擎对2个模型进行了验证,将内嵌VCO行为模型的PLL系统与电路级PLL系统做了对比分析,结论为添加噪声的VCO行为模型更准确,更接近晶体管级电路,对仿真的速度与精度做了较好的折中.

关键词：压控振荡器、噪声模型、行为级建模、Verilog-AMS

所属期刊栏目：30

分类号：TN751(基本电子电路)

资助基金：国家部委预研项目

在线出版日期：2008-03-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：166-168