AES加密算法的一种优化的FPGA实现方法

摘要：

介绍AES算法的原理并阐述了明文分组和密钥长度都是128 b的情况下基于FPGA的设计和实现.结合算法和FPGA的特点,采用查表法优化处理了字节代换运算、列混合运算和密钥扩展运算.同时,为了提高系统工作速度,在设计中应用了流水线技术,但由于流水线结构不能用于反馈模式,因此,实现时使用的是电码本模式(ECB)的工作方式.利用QuartusⅡ开发工具给出仿真结果,时钟频率达70.34 MHz.最后做了应用分析.

关键词：AES、FPGA、查表法、流水线技术、电码本模式

所属期刊栏目：30

分类号：TP309(计算技术、计算机技术)

在线出版日期：2008-01-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：103-106