嵌入式处理器中写缓冲电路的设计

摘要：

为了减少CPU对主存进行写操作时的等待时间,提高嵌入式系统的整体效率,设计了一款含有8个数据缓冲槽和4个地址缓冲槽的写缓冲.该写缓冲采用特殊的移位控制电路和附加的标志位,实现数据、地址的自动移位和映射功能.利用HSIM仿真工具对电路进行了仿真和验证,结果表明,该写缓冲能正确快速地实现数据与地址的先进先出(FIFO)功能,有效地减少了CPU的等待时间,提高了系统的整体效率.

关键词：嵌入式处理器、写缓冲、先进先出、移位控制

所属期刊栏目：30

分类号：TP332(计算技术、计算机技术)

资助基金：国家自然科学基金90407009

在线出版日期：2008-01-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：27-29,35