(2,1,7)卷积码Viterbi译码器FPGA实现方案

摘要：

移动通信系统标准中普遍采用卷积码作为信道编码方案.本文阐述了目前最常用的卷积码译码算法——Viterbi译码算法,然后给出了(2,1,7)卷积码编码电路FPGA实现方法.该方法给出了新的Viterbi幸运路径算法和高效的状态度量存储技术,可以充分利用FPGA的优势获得较好的译码结果.利用幸存路径交换寄存器模块,能有效减少存储量并降低功耗.

关键词：Viterbi译码、FPGA、卷积码、寄存器交换、回溯

所属期刊栏目：30

分类号：TN74(基本电子电路)

在线出版日期：2007-09-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：90-92,96