Matlab/Simulink到VHDL代码的转换研究及其实验配置

摘要：

讨论了由Matlab/Simulink生成VHDL代码的原理.详细论述了从Simulink模型顶层系统设计、IP核配置到到VHDL语言自动转换、综合、适配与时序仿真的结构与流程.介绍了利用Xilinx的System Generator及Altera的DSP Builder将Simulink模型转换为VHDL代码的方法,对算法实现过程中需注意的问题进行了说明.提出了基于最新版本的完整实验室软硬件配置方案.利用Xilinx Blockset的Mcode模块设计一个带延迟的复数乘法器并进行了软硬件的仿真测试.

关键词：硬件描述语言、System Generator、DSP Builder、乘法器

所属期刊栏目：30

分类号：O391.9;TP391(应用力学)

在线出版日期：2007-03-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：186-188,191