一种折叠共源共栅运算放大器的设计

摘要：

折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标,这一点在传统的两级运算放大器中是不可能的.特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有很用的.这种灵活性允许在CMOS工艺中发展高性能无缓冲运算放大器.目前,这样的放大器已被广泛用于无线电通信的集成电路中.介绍了一种折叠共源共栅的运算放大器,采用TSMC 0.18混合信号双阱CMOS工艺库,用Hspice W-2005.03进行设计仿真,最后与设计指标进行比较.

关键词：CMOS、运算放大器、折叠共源共栅、Hspice W-2005.03

所属期刊栏目：29

分类号：TN722.7+7(基本电子电路)

在线出版日期：2006-10-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：28-30