10.3969/j.issn.1004-373X.2006.05.040
SoC可测性设计中的几个问题
介绍了SoC可测性设计中的几个重要问题.包括在一般功能模块的扫描可测性设计中,如何实现对时钟、复位端、双向端口、芯片内部三态总线的控制,如何处理组合反馈环、锁存器、不同时钟沿触发的触发器、影子逻辑;以及在片上存储器内建自测试设计中,如何选择自测试的结构和算法.并结合一款基于ARM的SoC给出了实际可测性设计中具体的解决方法.
可测性设计、扫描、内建自测试、片上系统
29
TP306(计算技术、计算机技术)
2006-04-13(万方平台首次上网日期,不代表论文的发表时间)
共3页
87-89