基于FPGA的CRC编码器的实现

摘要：

在数据通信中为了降低通信线路传输的误码率,需要采用高效能的差错控制方法,循环冗余校验CRC(Cyclic Redundancy Check)由于编码简单且有效,是一种最常用的信道编码方法.介绍了CRC编码的原理算法和校验规则,以CRC-4为例,给出了CRC校验码的具体计算过程和使用硬件描述语言VHDL来实现CRC编码的流程图,在程序中实现的是串行移位计算,并以Altera公司开发的EDA工具QuartusⅡ作为编译、仿真平台,选用Cyclone系列中的EP1C6T144C6器件,完成了CRC编码器的FPGA实现,其实现速度可达397 MHz.

关键词：循环冗余校验、差错控制、硬件描述语言、信道编码、现场可编程门阵列

所属期刊栏目：28

分类号：TN762(基本电子电路)

在线出版日期：2006-01-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：18-19,22