基于FPGA芯片的数字频率计设计

摘要：

介绍了一种利用EDA技术设计的数字频率计.目前流行的EDA软件平台是美国Altera公司的Max+Plus Ⅱ可编程逻辑器件开发系统.本文采用自顶向下的设计方法,对数字频率计的核心--十进制计数器和测频控制信号发生器进行设计,其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件(FPGA)芯片上.该方法改变了以往数字电路小规模多器件组合的设计,而且设计周期短,内部电路模块具有可移植等特点.与用其他方法做成的频率计相比,其体积更小、性能更可靠.

关键词：数字频率计、FPGA、EDA、VHDL

所属期刊栏目：28

分类号：TP332.1(计算技术、计算机技术)

在线出版日期：2005-10-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：13-14,16