HDLC协议处理器的FPGA实现

摘要：

讲述了一种HDLC协议的硬件设计实现,并在FPGA上成功地实现了综合.全部设计方案采用VHDL语言描述.实验结果证明这种设计有效可行,可以满足一些系统的要求.对HDLC功能设计采用的是"Top to Down"("从顶到底")的方法,根据要求的功能先设计出顶层的原理框图,由若干个功能模块组成.再把各个模块细化为子模块,各层的功能用硬件描述语言来实现.设计采用分块处理的方法使各个模块的设计简单灵活、易于修改,适合中小批量通信产品的设计.

关键词：VHDL、HDLC、FPGA、"从顶到底"

分类号：TN919.3

在线出版日期：2005-06-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：106-107,110