10.3969/j.issn.1004-373X.2005.10.045
基于FPGA技术的DRAM分时存取方法
介绍了一种基于现场可编程技术对DRAM进行读写和刷新操作的方法,根据现场可编程器件设计的特点,结合DRAM读写和刷新时序的要求,提出了同步化操作DRAM的思想,给出了具体同步化操作DRAM的实现方法,针对现场可编程器件设计中经常有多模块同时存取DRAM芯片的需求,提出了对DRAM芯片进行分时存取的方法,讨论了该方法的实现机制,结合具体的项目设计,给出了分时存取方法的关键时序,避开了复杂的DRAM控制器,节省了设计资源,简单方便地解决了DRAM操作的仲裁问题.
FPGA、DRAM、同步化、分时存取方法
28
TP333.1(计算技术、计算机技术)
2005-06-09(万方平台首次上网日期,不代表论文的发表时间)
共3页
111-112,115