10.3969/j.issn.1004-373X.2004.14.001
基于DDS+PLL技术的高频时钟发生器
针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性,提出了一种新的DDS激励PLL系统频率合成时钟发生器方案.分析了频率合成系统相位噪声和杂散抑制的方法,介绍了主要器件AD9854和ADF4106的性能.
直接数字频率合成、锁相环、相位噪声、杂散抑制
27
TN821(无线电设备、电信设备)
2004-08-26(万方平台首次上网日期,不代表论文的发表时间)
共3页
1-3