10.3969/j.issn.1004-373X.2004.04.002
基于CPLD的容错存储器的设计实现
分析了存储器产生错误的原因,提出了提高其可靠性的有效途径.结合航天计算机可靠性增长计划,给出了一套利用纠检错芯片对其进行容错的方案,并给出了通过CPLD器件实现的仿真结果.最后对容错存储器的可靠性进行了分析.
容错、纠一检二、瞬态错误、最佳奇权码、复杂可编程逻辑器件
27
TP333(计算技术、计算机技术)
国防预研基金41323060107
2004-03-12(万方平台首次上网日期,不代表论文的发表时间)
共3页
4-6