10.3969/j.issn.1004-373X.2002.06.006
AT24系列存储器数据串并转换接口的IP核设计
AT24系列EEPROM芯片是基于I2C(Inter-Integrated Circuit)总线协议而设计的.该存储器与微处理器通信,需要把串行数据转换成并行数据,或把并行数据转换成串行数据后,通信过程才能进行.介绍用VHDL语言设计该存储器数据串并转换接口的IP核,从而通过硬件(FPGA或其他可编程芯片)实现AT24系列存储器与8位微处理器之间的并行通信.
I2C总线、AT24系列存储器、VHDL、串并转换、微处理器
TP3(计算技术、计算机技术)
2004-02-06(万方平台首次上网日期,不代表论文的发表时间)
共4页
16-19