10.3969/j.issn.1004-373X.2002.05.019
应用VHDL语言在PLD器件上设计实现可编程计数器
研究用VHDL语言采用TOP TO D0WN设计方法实现了一种可以完成二进制、十进制、可逆计数功能的可编程计数器;采用MAX+PLUSII集成开发环境编辑、综合、仿真,并下载到PLD器件中,经仿真和实际电路测试,该计数器性能可靠.
VHDL、计数器、PLD、仿真器
TP3(计算技术、计算机技术)
2004-02-06(万方平台首次上网日期,不代表论文的发表时间)
共3页
51-53