一种超高PSRR低噪声LDO的设计

摘要：

针对经典低压差线性稳压器(Low Dropout Regulator,LDO)电源抑制比(Power Supply Rejection Ratio,PSRR)低、输出噪声大的问题,设计了一款采用预稳压调制级加低通滤波结构的LDO.将反馈电阻网络提前加载在电路的低通滤波模块中,使得带隙基准模块噪声和反馈电阻噪声被低通滤波模块滤除,以达到降低噪声的目的.电路采用具有高PSRR带隙基准电路和增大环路低频增益的方式,以提高低频条件下LDO的PSRR.采用零极点追踪电路,在保证LDO稳定性的同时拓展环路带宽,以提高高频段条件下的PSRR.芯片基于 5V 0.18 μm互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺设计.仿真结果表明,在频率为 1 kHz 和100 kHz时,PSRR分别可达-109 dB和-66.7dB;当负载电流为 250 mA时,在 10Hz到 100 kHz频率范围内的积分噪声约为6.1 μVrms.设计的LDO具有较高的PSRR和较低的噪声.

关键词：低压差线性稳压器、电源抑制比、低噪声、动态补偿

所属期刊栏目：27

分类号：TN432(微电子学、集成电路（IC）)

在线出版日期：2023-05-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：14-21