VCO-ADC非线性数字校准算法及FPGA验证

摘要：

为了降低压控振荡器(Voltage-Controlled Oscillator,VCO)模数转换器(Analog-to-Digital Converter,ADC)的非线性,仿真验证了一种用于减小VCO-ADC非线性的数字校准方法.利用查找表(Look-Up Table,LUT)线性插值模块得到数字码相对应的LUT中的位置,通过线性插值得到与数字码相对应的校正值和估算矩阵的系数和校准信号.利用估算矩阵的转置和校准信号做乘法运算得到对应的误差向量,更新LUT中的位置和校正信号等数据,直到最终输出正确的校正值.采用一个10位的VCO-ADC作为验证模型,现场可编程门阵列(Field Programmable Gate Array,FPGA)验证结果表明,所提方法的无杂散动态范围(Spurious Free Dynamic Range,SFDR)提升了39.09 dB,微分非线性(Differential Non-linearity,DNL)和积分非线性(Integral Non-linearity,INL)均有所下降.

关键词：模数转换器;非线性数字校准方法;压控振荡器;FPGA

所属期刊栏目：26

分类号：TN432(微电子学、集成电路（IC）)

资助基金：国家自然科学基金项目61674122

在线出版日期：2021-09-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：20-25