一种高电源电压抑制比的基准电压源设计

摘要：

提出一种高电源电压抑制比(power supply rejection ratio,PSRR)的带隙基准电压源设计方案.在传统带隙基准电路的基础上,对运算放大器模块进行改进.采用以低压结构的电流镜作为尾电流、共源共栅结构为输出阻抗的运算放大器吸收电源波动,使得输出电压逼近于电源电压,以提高电源电压抑制比.仿真结果表明,当仿真频率为100 Hz时,设计的基准电压源PSRR为-89.09 dB;在25℃、3.3V电源电压条件下,设计的基准电压源输出电压为1.258 V,功耗为25.9 μW;在-40～125℃内,温度系数为6.26 ppm.所提方案具有较高的电源电压抑制比,同时兼顾电路功耗.

关键词：电源抑制比、带隙基准、基准电压源

所属期刊栏目：25

分类号：TN433(微电子学、集成电路（IC）)

资助基金：国家自然科学基金项目61661049

在线出版日期：2020-12-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：40-44