10.13682/j.issn.2095-6533.2018.03.015
嵌入式GPU存储管理单元的设计与实现
针对虚拟存储技术,设计并实现一种适用于嵌入式GPU的存储管理单元的硬件结构.采用两级页表同时匹配方式,对地址转换后援缓冲器结构进行改进,减少页切换;通过每级页表项存储检查标志位,实现存储保护;利用硬件机制处理异常,减少流水线暂停导致的时钟周期浪费,从而实现虚拟地址到物理地址的转换.在SIMC0.18μm工艺库进行综合,并在ZC706开发板进行系统级验证,结果表明,该设计频率可达225 MHz,能够实现嵌入式GPU存储管理的要求.
嵌入式GPU、存储管理元、转换后援缓冲器
23
TP399(计算技术、计算机技术)
国家自然科学基金重点资助项目61136002;西安市科技发展计划资助项目CXY144010
2018-11-12(万方平台首次上网日期,不代表论文的发表时间)
共5页
92-96