基于阵列处理器的去块滤波算法并行化设计

摘要：

针对多视点视频编码中去块滤波算法处理复杂、计算耗时等问题,通过分析去块滤波算法的可并行性和数据相关性,提出了一种并行化映射方案.利用面向视频编解码的动态可编程可重构阵列处理器DPR CODEC(Dynamic Programmable Reconfigurable array processor)平台,设计并实现了基于阵列处理器的去块滤波并行算法.实验结果表明,该方法与单核处理器的串行实现方案相比数据加载时间降低了30.9倍、算法执行和总处理时间加速比分别达到12.3和28.0,有效减少了视频编解码时间,提高了去块滤波算法的运算效率.

关键词：视频编码、去块滤波、阵列处理器、并行化

所属期刊栏目：22

分类号：TN919.81

资助基金：国家自然科学基金资助项目61772417,61602377,61272120;陕西省重点研发计划资助项目2017GY-060;陕西省科技统筹创新工程资助项目2016KTZDGY02-04-02

在线出版日期：2018-01-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：67-72