图形处理器中浮点除法器的设计与实现

摘要：

为了弥补图形处理器中浮点除法器占用资源大且适用范围小的不足,给出一种高速低功耗的浮点除法器设计方案.采用SRT算法,修改高阶除法器的复杂结构,结合On-the-fly转换法、SD表示法和常数比较法,降低时间延迟,以VerilogHDL语言对单精度除法器进行实现.在基于FPGA构建的验证平台对除法器进行测试,测试结果表明该浮点除法器的性能满足了项目的要求,精度可达百万分之一.

关键词：浮点处理器、SRT、单精度

所属期刊栏目：18

分类号：TN492(微电子学、集成电路（IC）)

资助基金：国家自然科学基金重点资助项目90607008;陕西省工业攻关基金资助项目2011k06-47

在线出版日期：2013-07-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：56-60