基于线性插值法图像缩放的设计与FPGA实现

摘要：

针对通用目的的图像缩放处理器对硬件资源要求较高的问题,提出一种占用资源较少的图像缩放硬件实现方案.根据线性插值算法进行图像缩放的硬件设计,其中行、列的插值运算共用一套运算电路,且该运算电路采用流水线结构来实现,从而在减少电路面积的同时提高缩放的速度.采用Design Compiler工具对电路进行综合,之后下载到Virtex XC6VLX550T FPGA芯片上进行验证.综合验证结果表明该方案与Catmull_Rom三次样条插值法设计相比,速度相当,但电路面积减少了4/5.

关键词：图像放缩、线性插值、FPGA、流水线

所属期刊栏目：18

分类号：TN492(微电子学、集成电路（IC）)

资助基金：国家自然科学基金重点资助项目90607008;陕西省工业攻关基金资助项目2011k06-47

在线出版日期：2013-07-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：52-55