跨时钟域间数据高速传输的设计与实现

摘要：

为了解决数字集成电路中跨时钟域间数据高速传输的问题,基于可编程逻辑器件提出一种利用格雷码判断先进先出存储器空满状态的思想及方法,并给出关键部分的硬件描述语言程序。相对于传统设计而言,跨时钟域传输的格雷码指针无需再次转化成二进制指针,而是同步到对方时钟域直接进行比较,这样既能减少逻辑资源的消耗,也能同时提高系统性能。

关键词：跨时钟域、可编程逻辑器件、格雷码、硬件描述语言

所属期刊栏目：17

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2012-08-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：82-85