10.3969/j.issn.1007-3264.2012.03.015
一种E1时钟数据恢复电路的设计
针对E1数据的时钟数据恢复问题,设计一种基于小数分频且有环路滤波功能的数控振荡器(DigitallyControlled Oscillator,DCO),给出一种新的全数字锁相环(All Digital Phase-Locked Loop,ADPLL)实现方案,将数字环路滤波器(Digital Loop Filter,DLF)和DCO集成到一个模块,从而实现一种E1时钟数据恢复(Clock Data Re-covery,CDR)电路。经过对比可知,新方案比传统ADPLL实现方案的电路集成度更高。理论分析显示,新方案电路性能可靠。
小数分频、数控振荡器、全数字锁相环、时钟数据恢复
17
TN492(微电子学、集成电路(IC))
陕西省教育厅专项科研计划资助项目2010JK818
2012-08-18(万方平台首次上网日期,不代表论文的发表时间)
共6页
67-72